| 嵌入式硬件設(shè)計(jì)將成為21世紀(jì)微電子的核心技術(shù)的系統(tǒng)級芯片(SoC)設(shè)計(jì)中的三大關(guān)鍵技術(shù)與相互融合的一些研究領(lǐng)域做了詳細(xì)的闡述,并對SoC設(shè)計(jì)面臨的挑戰(zhàn)以及發(fā)展趨勢進(jìn)行了展望。
某電機(jī)控制板帶有動力回收的功能，在沒有助力電池時，電機(jī)的轉(zhuǎn)動也可以繼續(xù)為控制板供電。而電機(jī)的不均勻轉(zhuǎn)動會產(chǎn)生快速波動的電壓，從而導(dǎo)致電源芯片輸出極不穩(wěn)定的電壓，使得后級設(shè)備在極短的時間內(nèi)頻繁的上下電，導(dǎo)致板子上的藍(lán)牙模塊頻繁丟失固件甚至燒壞，降低了產(chǎn)品性能。后來通過調(diào)整電源芯片EN引腳的相關(guān)配置，完美解決了該問題。想知道對EN做了什么“手腳”嗎?小小的EN還蘊(yùn)含著什么樣的大智慧呢?
一、概述
EN即Enable，即“使能”的意思，不同的芯片的叫法也有所不同，如EA、RUN等。而它們的功能基本是一樣的，即只有該引腳激活時，芯片或模塊才能正常的輸出。針對這一功能，我們可以添加一些簡單的外圍電路來實(shí)現(xiàn)穩(wěn)定芯片或者輸出上電排序的功能。一些較高級的電源芯片的EN引腳通常還帶有滯回的特性。
二、應(yīng)用技巧
1.巧用分壓電阻，實(shí)現(xiàn)電源芯片的穩(wěn)定輸出
對于電源芯片，我們通常使用分壓電阻將EN信號接到電源的輸入引腳上，來防止EN端的電壓超過它的耐壓值。而在滿足耐壓值得條件下，還要將EN腳的電壓設(shè)定在“合適”的范圍。
例如文章一開始提到的，某電機(jī)控制板的24V電源在給電機(jī)供電的同時也通過DC/DC:MP2451輸出12V給其他電路供電。在沒有助力電池時，電機(jī)發(fā)電為控制板供電，而電機(jī)的轉(zhuǎn)動并非是勻速的，產(chǎn)生了波動較大的電壓，如下圖1所示，黃色線為電機(jī)反向發(fā)電電壓，綠色則為MP2451輸出的電壓。
圖1電機(jī)發(fā)電曲線和DCDC的輸出曲線
由上圖1可以看出，電機(jī)的發(fā)電電壓(DC/DC的輸入電壓)VIN大概在6.2V時候就使能了DC/DC輸出，此時輸入電壓小于設(shè)定的12V輸出電壓，使得DC/DC內(nèi)部的MOS管由于輸出反饋的作用一直在快速的導(dǎo)通和關(guān)閉，形成了一個噪聲包絡(luò)隨著輸入波動的、不穩(wěn)定的輸出電壓。當(dāng)電機(jī)的發(fā)電電壓大于12V時，DC/DC才輸出了平穩(wěn)的12V電壓。
這是因?yàn)殡娐分械姆謮弘娮杈W(wǎng)絡(luò)設(shè)置不當(dāng)，在輸入電壓很低的時候就達(dá)到了EN的閾值電壓，導(dǎo)致過早使能電源芯片輸出。這就是設(shè)計(jì)過程中只考慮了將電源芯片的EN引腳電壓設(shè)置在耐壓值以下，而未考慮將EN腳的分壓網(wǎng)絡(luò)設(shè)定在“合適”的范圍的例子。
那么EN腳的分壓網(wǎng)絡(luò)設(shè)定在什么位置比較合適呢?
圖2EN使能輸出曲線
l如曲線①所示，輸入電壓較低時就達(dá)到了VEN的使能閾值，使能芯片輸出，此時輸出受到輸入波動的影響且上電緩慢，影響了后級電路的工作穩(wěn)定性;
l如曲線②所示，輸入電壓VIN上升到70%~80%的時候，VEN才到達(dá)使能閾值，此時芯片輸出摒除了輸入電源的不穩(wěn)定階段，上電迅速，輸出平穩(wěn)，減小了輸入電壓波動的影響;
l同時預(yù)留了20%~30%的余量避免了輸入電源波動導(dǎo)致輸出關(guān)閉的問題;
l由此可知將電源芯片的EN閾值電壓通過分壓網(wǎng)絡(luò)設(shè)定在70%~80%×VIN是較為合理的，EN閾值可以通過芯片手冊查得。如下圖3所示，根據(jù)已知的EN閾值和輸入電壓即可求得合適的分壓電阻比例。
圖3根據(jù)已知的EN閾值分配網(wǎng)絡(luò)電阻
圖4是調(diào)整EN引腳的分壓電阻阻值后的輸出波形，輸出的電壓波動得到了明顯的改善。再繼續(xù)調(diào)整分壓電阻阻值，就可以得到更加平穩(wěn)的輸出波形，此方法簡單有效的解決了前面提到的輸出不穩(wěn)定的問題。
圖4調(diào)整分壓電阻后的電壓波形
由此可見，小小的EN引腳，設(shè)置不當(dāng)也會引起不小的麻煩，因此在滿足EN耐壓值的件下，根據(jù)實(shí)際情況將EN的輸入電壓穩(wěn)定在“合適”的范圍之內(nèi)，也是非常重要的。這個小小的使用技巧，您學(xué)會了嗎?
2.巧用EN功能，實(shí)現(xiàn)上電時序
電路設(shè)計(jì)中，芯片或模塊往往需要多種工作電源，同時對這些電源的上電順序也提出了相應(yīng)的要求。若沒有滿足這些上電時序的要求可能導(dǎo)致總線沖突、器件閂鎖等故障。例如某系統(tǒng)上的工作電源有VCC_Core、VCC_DDR、VCC_DIO三種電源，通過分立的電源芯片控制。此時可以通過調(diào)整電源芯片EN引腳的RC回路來控制上電時序，即圖中的R1和C1。
圖5 RC延時電路
RC時間常數(shù)大的也必定產(chǎn)生動作延遲，即后開始工作，改變不同的參數(shù)得到不同的延時時間，從而控制分立電源芯片的上電時序。此法還可以滿足用一個EN信號控制多個電源芯片的使用需求。
需要注意的是RC中的電阻也不能過大，要滿足EN引腳所需的電流需求。如下圖所示為某電源芯片手冊中EN輸入電流條件。
圖6 EN腳輸入電流舉例
三、總結(jié)
通過對EN的控制，可以實(shí)現(xiàn)相應(yīng)的功能，包括合理設(shè)置EN的靜態(tài)工作點(diǎn)，既可以避免在電源電壓不穩(wěn)定階段開啟芯片電源供電，又能避免在正常工作時，電源電壓波動引起系統(tǒng)意外掉電。通過對EN的邏輯時序控制，可以實(shí)現(xiàn)多路電源上電時序的控制。
此外，在EN端加上適當(dāng)?shù)目刂齐娐罚梢苑糯驟N的滯回電壓。這一點(diǎn)對于電池供電的系統(tǒng)，在電池接近耗盡的時候，可以避免電路循環(huán)重復(fù)上下電。
由此可見，這看似簡簡單單的EN引腳，使用時也是需要多加注意的。通過本文的介紹，您是不是也覺得這小小EN，蘊(yùn)含大大的智慧呢? |
