| 隨著音頻集成電路轉向更精細的工藝尺度，要在相同一片高密度數(shù)字電路硅片上設計出高性能的模擬電路變得更為困難，集成的性價比減小。因此，音頻系統(tǒng)架構師正在將音頻信號鏈中的模擬部分進一步推至輸出和輸入端，而相互間以數(shù)碼方式連接起來。
如圖1所示，傳統(tǒng)的音頻信號鏈中有麥克風、前置放大器、模/數(shù)轉換器（ADC）、數(shù)/模轉換器（DAC）、輸出放大器，以及揚聲器，它們之間使用模擬信號連接。但是，由于模擬電路被推到了信號鏈的邊緣，信號鏈中各集成電路間將出現(xiàn)更多數(shù)字接口。DSP通常是數(shù)字連接，換能器、放大器一般而言只有模擬接口，但現(xiàn)在也正在包含數(shù)字接口的功能。
目前，集成電路設計人員正在將換能器內的ADC、DAC和調制器集成到信號鏈的另一端，這樣就不必在印刷電路板（PCB）上布放任何模擬音頻信號，并且減少了信號鏈中的器件數(shù)量。圖2給出了一個完整數(shù)字音頻信號鏈的例子。
數(shù)字音頻數(shù)據(jù)傳輸現(xiàn)在有許多標準。很多格式都可以用于在同一塊PCB上實現(xiàn)IC間的通信，如I2S（IC間音頻）、TDM（時分復用）和PDM（脈沖分時復用）等格式。其它音頻格式則主要面向不同印刷電路板之間通過電纜的數(shù)據(jù)連接，如S/PDIF和以太AVB。
本文的重點是IC之間數(shù)字音頻格式的區(qū)別與優(yōu)缺點。如選擇了數(shù)字接口不匹配的音頻組件，則會不必要地使系統(tǒng)設計變得更加復雜。了解不同接口的優(yōu)缺點后再選擇部件，有助于提高組件選擇效率和保證信號鏈的最高效實現(xiàn)。
IC之間音頻（12S）是用于集成電路之間音頻數(shù)據(jù)傳輸?shù)淖畛Ｒ姅?shù)字音頻格式。飛利浦半導體（即現(xiàn)在的恩智浦半導體）于1986年推出了12S標準。1996年對該格式進行了修訂。該接口首次廣泛應用于CD播放器的設計，現(xiàn)在幾乎在涉及集成電路間數(shù)字音頻數(shù)據(jù)轉換的任何應用上都可以看到該接口。多數(shù)音頻ADC、DAC、DSP，與采樣速率轉換器，以及一些微控制器都帶有I2S接口。
一個I2S總線會使用三根信號線做數(shù)據(jù)傳輸：幀時鐘，位時鐘，以及數(shù)據(jù)線。接收IC、發(fā)送IC，甚至一個單獨的時鐘主控IC都可以生成兩個時鐘，這取決于系統(tǒng)架構（圖3）。帶有I2S端口的集成電路通�？梢栽O置為主模式或從模式。除非設計的信號鏈中使用了采樣率轉換器，否則系統(tǒng)通常會有單一的I2S主設備，以避免出現(xiàn)數(shù)據(jù)同步問題。
對于這些信號，飛利浦標準中將字選擇命名為WS，時鐘命名為SCK，數(shù)據(jù)命名為SD，然而電路制造商似乎很少在自己的IC數(shù)據(jù)表中使用這些名稱。字選擇另稱為LRCLK，表示“左/右時鐘”，而SCK則另稱為BCLK，指位時鐘，或叫SCLK，即串行時鐘。
IC串行數(shù)據(jù)管腳的名稱因不同的電路供應商而不同，甚至同一個供應商各產品間的命名也不同。據(jù)音頻IC數(shù)據(jù)表的一份快速調查顯示，SD信號也可以稱為SDATA、SDIN、SDOUT、DACDAT、ADCDAT，或這些名稱的其他變體，取決于數(shù)據(jù)管腳是輸入還是輸出。
I2S數(shù)據(jù)流能夠以一個典型位時鐘速率，攜帶一個或兩個通道的數(shù)據(jù)，典型的位時鐘率在512 kHz（對應8 kHz采樣速率）與12.288 MHz（為192 kHz采樣速率）之間。數(shù)據(jù)字的長度通常是16、24，或32位。對于小于32位的數(shù)據(jù)字長，幀長度一般還是64位，沒有用到的位由發(fā)送IC驅動至低電平。
有些IC僅支持每個立體聲音頻幀最大32位或48位時鐘的接口I2S，雖然很少見。如果使用這類IC，系統(tǒng)設計人員就必須確保其連接另一端的設備也支持這些位時鐘率。
圖2 IC設計人員正在換能器中的ADC、DAC和調制器集成到信號鏈的另一端，從而無需在PCB板上布放模擬音頻信號，并減少了信號鏈上的器件數(shù)量。圖中是一個完整數(shù)字音頻信號鏈的例子。
盡管I2S是最常使用的格式，但也有其它相同三線結構的變體，如左對齊、右對齊和PCM模式。這些格式與I2S的區(qū)別在于幀中數(shù)據(jù)字的位置、時鐘的極性，或每個幀中位時鐘周期的數(shù)量。 |
