隔直電容通常串接在一個差分鏈路的每根數據線上，它有很多用途。例如，它可以轉換一個信號的平均直流偏置電平，以適合于不同電壓標準的邏輯器件。它可以保護發射器、接收器，使之免受因上電序列不良而出現破壞性過載事件的危害。它可以作為電路功能的一部分，檢測線路斷連的情況。在所有這些應用中，隔直電路都不得損壞通過它的數據。
圖1給出了一個隔直電容的典型電氣模型，可以用一個串行鏈路將其串接。該模型顯示了一個PCB走線的輸入和一個輸出。實際上，電容是焊在連接輸入與輸出走線的焊盤上。電氣上看，圖中用一個邏輯圖替代了實際的電容，該邏輯符號包括三個主要元件，都是電容的標準電氣模型。CBULK 表示元件的標稱電容。LSERIES 是與焊盤、過孔和信號電流所穿過電容體任何部分相關的布局電感。RSERIES 是元件的等效串聯電阻。圖1列出了一個普通EIA 0402尺寸6.3V電容的典型值。圖中亦包含了第四只元件CBODY。該元件表示實際電容體與所有其它鄰近物體（包括參考面）之間的寄生電容。
圖1 在一個隔直電容中，在3.125 GHz時，CBULK和RSERIES的阻抗是可忽略的。LSERIES和CBODY的值最關鍵。
在任何電路分析中，第一步都是對電路阻抗做一個快速評估，看是否可以忽略掉任何元件。假設鏈接速率為6.25 Gbps，交錯101010模式（可以做出的最快模式）的頻率等于3.125 GHz。圖1列出了這一頻率下，四個模型元件的阻抗大小。
體電容與串聯電阻的阻抗可以忽略不計；串聯電感與寄生并聯電容是主要的成份。電路看起來像一個針對分布式傳輸線的梯形模型單穩態部分。電路的阻抗等于
當一個上升沿到達輸入終點時，如果電路的體電容過大，而串聯電感過小，則阻抗小于PCB走線的阻抗，電路表示為一個簡單的負脈沖。另一方面，如果電路的串聯電感過大，而體電容過小，則阻抗大于PCB走線的阻抗，電路表示為一個簡單的正脈沖。將電感與電容調節到正確的比率，電路就變得幾乎完全電氣透明。這就是優秀隔直電容性能的秘密。
一種降低體電容的方式是在電容下方的參考面上，切割出一個小的圓形空洞，從而對地釋放了電容，并略微增加了串聯電感。這兩個結果都提高了電路的阻抗。
一名模擬工程師可能建議說，可以主動地縮小體電容的值，直到由體電容和串聯電感所形成的串聯諧振頻率與3.125 GHz相適應。不幸的是，只有在窄帶情況下，以這種方式調節體電容才會獲得利益，并且仍留有寄生體電容，產生出反射。增大儲能電容，直到其阻抗可以忽略，這樣就只要考慮串聯電感和體電容。這些元件之間可以做均衡，以獲得幾乎理想的性能。 |
