在這篇《電源設計小貼士》中，我們將確定SEPIC拓撲中耦合電感的一些漏電感要求。在不要求主級電路和次級電路之間電氣隔離且輸入電壓高于或者低于輸出電壓時，SEPIC是一種非常有用的拓撲。在要求短路電路保護時，我們可以使用它來代替升壓轉(zhuǎn)換器。SEPIC轉(zhuǎn)換器的特點是單開關工作和連續(xù)輸入電流，從而帶來較低的電磁干擾(EMI)。這種拓撲（如圖1所示）可使用兩個單獨的電感（或者由于電感的電壓波形類似），因此還可以使用一個耦合電感，如圖所示。因其體積和成本均小于兩個單獨的電感，耦合電感頗具吸引力。其存在的缺點是標準電感并非總是針對全部可能的應用進行優(yōu)化。
這種電路的電流和電壓波形與連續(xù)電流模式(CCM)反向電路類似。開啟Q1時，其利用耦合電感主級的輸入電壓，在電路中形成能量。關閉Q1時，電感的電壓逆轉(zhuǎn)，然后被鉗制到輸出電壓。電容C_AC便為SEPIC與反向電路的差別所在；Q1開啟時，次級電感電流流過它然后接地。Q1關閉時，主級電感電流流過C_AC，從而增加流經(jīng)D1的輸出電流。相比反向電路，這種拓撲的一個較大好處是FET和二極管電壓均受到C_AC的鉗制，并且電路中很少有振鈴。這樣，我們便可以選擇使用更低的電壓，并由此而產(chǎn)生更高功效的器件。
圖1 SEPIC轉(zhuǎn)換器使用一個開關來升降輸出電壓
由于這種拓撲與反向拓撲類似，因此許多人會認為要求有一套緊密耦合的繞組。然而，情況卻并非如此。圖2顯示了連續(xù)SEPIC的兩個工作狀態(tài)，其變壓器已通過漏電感(LL)、磁化電感(LM)和一個理想變壓器(T)建模。經(jīng)檢查，漏電感的電壓等于C_AC的電壓。因此，較小值C_AC或者較小漏電感的大AC電壓會形成較大的回路電流。較大的回路電流會降低轉(zhuǎn)換器的效率和EMI性能，而這種情況是我們所不希望出現(xiàn)的。減少這種大回路電流的一種方法是增加耦合電容(C_AC)。但是，這樣做是以成本、尺寸和可靠性為代價的。一種更為精明的方法是增加漏電感，其在指定某個定制磁性組件的情況下可以很輕松地實現(xiàn)。
2a）MOSFET開啟：VLL = VC_AC - VIN = △VC_AC（DC部分刪除）
2b) MOSFET關閉: VLL = VIN+ VOUT - VC_AC - VOUT = △VC_AC(DC部分刪除)
圖2a和2b SEPIC轉(zhuǎn)換器的兩種工作狀態(tài)。漏電感的AC電壓等于耦合電容電壓。
有趣的是，極少的廠商已經(jīng)認識到了這一事實，并且許多廠商已經(jīng)針對SEPIC應用生產(chǎn)出了低漏電感的電感。另一方面，Coilcraft擁有約0.5 uH漏電感的47 uH MSD1260，同時還于最新開發(fā)出了這種設計的其他版本，其具有10 uH以上的漏電感，我們將在下次的《電源設計小貼士》中對其進行介紹，敬請期待。 |
