在D類功放IC設計應用中需注意以下幾點：
1 Deadtime(死區校正)
全橋MOSFET管輪流成對導通，理想狀態一對導通，另一對截止，但實際上功率管的開啟關斷有一個過程。過渡過程中，必有一瞬間，如圖3所示，在IN1／IN3尚未徹底關斷時IN2／IN4就已開始導通；因MOSFET全部跨接于電源兩端，故極端的時間內，可能會有很大的電壓電流同時加在4個MOSFET上，導致功耗很大，整體效率下降，而且器件溫升加劇，燒壞MOSFET，降低可靠性。為避免兩對MOSFET同處導通狀態，引起有潛在威脅的很大短路電流，應保證一對MOSFET導通和另一對MOSFET截止期間有一個很短的停滯死區時間(Dead-time)，這個時間由Logic邏輯控制器控制，以有效保證一組MOSFET關斷后，另一組MOSFET再適時開啟，減小MOSFET損耗，提高放大器效率。
但Deadtime設置不當，將出現如下問題：
(1)輸出信號中將產生毛刺，造成電磁干擾，也即死區時間內，IN1／IN3都關斷。完全失控的輸出電壓將受到圖6(a)中體二極管電流的影響(體二極管電流的形成，參見下文EMI節)，輸出波形中將出現毛刺干擾。
(2)Deadtime過大，輸出波形中出現的毛刺包含的能量將持續消耗在體二極管中，以熱能形式消耗能量，嚴重影響芯片工作穩定性和輸出效率。
(3)Deadtime過長，影響放大器線性度，造成輸出信號交越失真，時間越長，失真越嚴重。
2 EMI(Electro-Magnetic InteRFerence)
EMI主要由MOSFET體二極管反向恢復電荷形成，具體產生機理如圖6所示。
第一階段，MP1-MOSFET導通，有電流流過MOSFET和后級LPF電感；第二階段，全橋進入Dead-time期間，MP1本身關斷，但其體二極管依然導通，保證后級電感繼續續流；第三階段，Deadtime期結束，MN1導通瞬間，若MP1體二極管存儲的剩余電荷尚未完全釋放，則瞬間釋放上一次導通期間未釋放的存儲電荷，導致反向恢復電流激增，此電流趨向于形成一個尖脈沖，最終體現在輸出波形上，如圖6(b)所示。因此，輸出頻譜會在開關頻率以及開關頻率倍頻處包含大量頻譜能量，對外形成EMI。
為抑制EMI，以降低輸出方波頻率，減緩方波頂部脈沖為目的，將一些內部EMI消除電路新技術應用于新產品中：
(1)Dither。擴展頻譜技術，即在規定范圍內，周期性調整三角波采樣時鐘頻率，基波和高次諧波避開敏感頻段，使輸出頻譜能量平坦分散；
(2)增加主動輻射限制電路，輸出瞬變時，主動控制輸出MOSFET柵極，以避免后級感性負載續流引起高頻輻射。
3 印制板PCB布局設計規則
(1)因輸出信號含大量高頻方波，需將加入的低失真、低插入損耗LC濾波電容和鐵氧體電感低通濾波器件緊密靠近功放，將承載高頻電流的環路面積減至最小，以降低瞬態EMI輻射。
(2)因輸出電流大，音頻輸出線徑要寬，線長要減短，故需降低無源電阻RP和濾波器電阻RF，提高負載電阻RL比值，提高輸出效率。
(3)PCB底部是熱阻最低的散熱通道，功放底部裸露散熱銅皮面積要大，應盡可能在敷銅塊與臨近具有等電勢的引腳以及其他元件間多覆銅，裸露焊盤相接的敷銅塊用多個過孔連接到PCB板背面其他敷銅塊上，該敷銅塊在滿足系統信號走線要求下，應具有盡可能大的面積，以保證芯片內核通過這些熱阻最低的敷銅區域有最佳散熱特性。
(4)大電流器件接地端附近，多加過孔，信號若跨接于PCB兩層間，多加過孔提高連接可靠性，降低導通阻抗。
(5)信號輸入端元件焊盤和信號線與輸出端保持適當間距，關鍵反饋網絡器件置放在輸入／輸出PCB布局模塊中間，防止輸出端EMI幅射影響輸入端小信號。
(6)地線、電源線遠離輸入／輸出級，采用單點接地方法。 |
